EMC測試整改:如何降低產品電磁發射EMI的常用技巧
| 更新時間 2024-12-26 20:00:00 價格 請來電詢價 測試周期 5-7天 寄樣地址 深圳寶安 價格費用 電話詳談 聯系電話 17324413130 聯系手機 17324413130 聯系人 羅卓文 立即詢價 |
一、什么是電磁干擾
電磁干擾(EMI)是系統上的電磁噪聲的輻射或感應。與大多數電磁電路組件一樣,直流電機是EMI的常見來源。它們是潛在的噪聲源,可以產生共模電流。EMI可能導致性能下降,數據損壞,或者如果足夠強可能導致系統完全失效。
二 、電磁發射EMI的產生(直流電動機為例)
電弧放電(有時稱為電弧放電或電弧)是電流特性,其中電流可以流過空氣或其他通常不導電的材料。你可能已經看到兩根電線之間或火車或有軌電車的電源軌上產生電弧的情況。這跟電火花是不一樣的,因為電弧是連續的,雖然它們看起來確實相似。
雖然電弧可用于焊接和照明,但在某些情況下它可能是EMI的來源。在直流電動機中,由于轉子繞組中電流的周期性中斷,電弧可能是常見的。這種非常高頻的光譜內容,可以表現為疊加在其他信號上的寬帶噪聲,而直流電機的結構為共模電流提供了路徑。
輻射和傳導發射的另一個來源可能來自驅動電路。理想情況下,典型的H橋電路應為電機提供恒定電流,但由于驅動電路中電流的快速和頻繁切換,該電流具有快速上升時間尖峰。另一個重要問題是通常電機離驅動器很遠,這會在電機引線和設備框架之間產生相當大的環路面積。輻射電位是環路面積的直接函數;環越大,EMI噪聲越大。
三、如何降低電磁發射:
降低EMI的方法有很多,包括:機殼接地、降低輻射和傳導噪聲、降低共模電流、屏蔽、濾波、隔離、鐵氧體磁環、信號邊沿控制以及在PCB中增加電源和GND層等等。在應用中可以靈活使用以上方法,其中屏蔽是相對簡單的機械學方法,成本較高,不適用于手持和便攜式設備;濾波和信號邊沿控制對于低頻信號有效,不適合當前廣泛應用的高速信號。另外,使用EMI/RFI濾波器這些被動元器件,會增加成本。
四、避免在PCB設計中出現電磁問題的7個技巧
技巧1:將PCB接地
降低EMI的一個重要途徑是設計PCB接地層。第一步是使PCB電路板總面積內的接地面積盡可能大,這樣可以減少發射、串擾和噪聲。將每個元器件連接到接地點或接地層時必須特別小心,如果不這樣做,就不能充分利用可靠的接地層的中和效果。
一個特別復雜的PCB設計有幾個穩定的電壓。理想情況下,每個參考電壓都有自己對應的接地層。但是,如果接地層太多會增加PCB的制造成本,使價格過高。折中的辦法是在三到五個不同的位置分別使用接地層,每一個接地層可包含多個接地部分。這樣不僅控制了電路板的制造成本,同時也降低了EMI和EMC。
如果想使EMC*小,低阻抗接地系統十分重要。在多層PCB中,**有一個可靠的接地層,而不是一個銅平衡塊(copper thieving)或散亂的接地層,因為它具有低阻抗,可提供電流通路,是**的反向信號源。
為解決多層PCB中的EMC問題,**有一個可靠的接地層,而不是銅平衡塊(copper thieving)或散亂的接地層
信號返回地面的時長也非常重要。信號往返于信號源的時間必須相當,否則會產生類似天線的現象,使輻射的能量成為EMI的一部分。同樣,向/從信號源傳輸電流的走線應盡可能短,如果源路徑和返回路徑的長度不相等,則會產生接地反彈,這也會產生EMI。
技巧2:區分EMI
由于EMI不同,一個很好的EMC設計規則是將模擬電路和數字電路分開。模擬電路的安培數較高或者說電流較大,應遠離高速走線或開關信號。如果可能的話,應使用接地信號保護它們。在多層PCB上,模擬走線的布線應在一個接地層上,而開關走線或高速走線應在另一個接地層。因此,不同特性的信號就分開了。
有時可以用一個低通濾波器來消除與周圍走線耦合的高頻噪聲。濾波器可以抑制噪聲,返回穩定的電流。將模擬信號和數字信號的接地層分開很重要。由于模擬電路和數字電路有各自獨特的特性,將它們分開至關重要。數字信號應該有數字接地,模擬信號應該終止于模擬接地。
在數字電路設計中,有經驗的PCB布局和設計工程師會特別注意高速信號和時鐘。在高速情況下,信號和時鐘應盡可能短并鄰近接地層,因為如前所述,接地層可使串擾、噪聲和輻射保持在可控制的范圍。數字信號也應遠離電源平面。如果距離很近,就會產生噪聲或感應,從而削弱信號。
技巧3:串擾和走線是重點
走線對確保電流的正常流動特別重要。如果電流來自振蕩器或其它類似設備,那么讓電流與接地層分開,或者不讓電流與另一條走線并行,尤其重要。兩個并行的高速信號會產生EMC和EMI,特別是串擾。必須使電阻路徑*短,返回電流路徑也盡可能短。返回路徑走線的長度應與發送走線的長度相同。
對于EMI,一條叫做“侵犯走線”,另一條則是“受害走線”。電感和電容耦合會因為電磁場的存在而影響“受害”走線,從而在“受害走線”上產生正向和反向電流。這樣的話,在信號的發送長度和接收長度幾乎相等的穩定環境中就會產生紋波。
在一個平衡良好、走線穩定的環境中,感應電流應相互抵消,從而消除串擾。但是,我們身處不完美的世界,這樣的事不會發生。因此,我們的目標是必須將所有走線的串擾保持在*小水平。如果使并行走線之間的寬度為走線寬度的兩倍,則串擾的影響可降至*低。例如,如果走線寬度為5密耳,則兩條并行走線之間的*小距離應為10密耳或更大。隨著新材料和新的元器件不斷出現,PCB設計人員還必須繼續應對電磁兼容性和干擾問題。
技巧4:去耦電容
去耦電容可減少串擾的不良影響,它們應位于設備的電源引腳和接地引腳之間,這樣可以確保交流阻抗較低,減少噪聲和串擾。為了在寬頻率范圍內實現低阻抗,應使用多個去耦電容。
放置去耦電容的一個重要原則是,電容值*小的電容器要盡可能靠近設備,以減少對走線產生電感影響。這一特定的電容器盡可能靠近設備的電源引腳或電源走線,并將電容器的焊盤直接連到過孔或接地層。如果走線較長,請使用多個過孔,使接地阻抗*小。
技巧5:避免90°角
為降低EMI,應避免走線、過孔及其它元器件形成90°角,因為直角會產生輻射。在該角處電容會增加,特性阻抗也會發生變化,導致反射,繼而引起EMI。要避免90°角,走線應至少以兩個45°角布線到拐角處。
技巧6:使用過孔需謹慎
在幾乎所有PCB布局中,都必須使用過孔在不同層之間提供導電連接。PCB布局工程師需特別小心,因為過孔會產生電感和電容。在某些情況下,它們還會產生反射,因為在走線中制作過孔時,特性阻抗會發生變化。同樣要記住的是,過孔會增加走線長度,需要進行匹配。如果是差分走線,應盡可能避免過孔。如果不能避免,則應在兩條走線中都使用過孔,以補償信號和返回路徑中的延遲。
技巧7:電纜和物理屏蔽
承載數字電路和模擬電流的電纜會產生寄生電容和電感,引起很多EMC相關問題。如果使用雙絞線電纜,則會保持較低的耦合水平,消除產生的磁場。對于高頻信號,必須使用屏蔽電纜,其正面和背面均接地,消除EMI干擾。
物理屏蔽是用金屬封裝包住整個或部分系統,防止EMI進入PCB電路。這種屏蔽就像是封閉的接地導電容器,可減小天線環路尺寸并吸收EMI。
*后需要提醒大家,做電磁兼容發射試驗EMC輻射發射試驗**選擇專業的國家認證認可CNAS機構進行測試,首先保證測試用的儀器測試數據的準確性,專業的技術人員,對標準的理解,按照標準科學進行固定安裝、擺放位置等也會對檢測結果有一定影響。
有很多廠家為何去別的實驗室,測試限值是沒問題的,但是去專業機構認證的時候,發現測試是沒有通過的,有的是跟測試用的儀器精準度、場地的要求等息息相關。
電磁兼容EMC試驗找羅工,產品一站式環境可靠性及電磁兼容測試認證服務,出具國家承認的CNAS和CMA檢測報告。
聯系方式
- 電 話:17324413130
- 檢測工程師:羅卓文
- 手 機:17324413130